- PHYにTI社製TSB41LV03A搭載
- LINKにTI社製TSB21LV32搭載
- Isochronous用FIFO搭載
- LINK〜PHY間のアイソレーション対応
- ISAインタフェース標準装備
- FPGAの書き換えによるTarget CPU Free.(PPC403, SH1, SH3, VR4300...).
- FPGAよりユーザフリーの96個のI/Oを開放
- インタフェース条件5V,3.3Vの切り換え可能.
- Windows98, Embedded両方で動作可能．
- Isochronous部にFPGA搭載，ユーザロジック検証が可能.
- 1394レジスタインタフェースサンプルプログラム
- Bus Resetサンプルプログラム
- Asynchronous転送サンプルプログラム
- IEEE1394 Software Library(option)
注：
本製品は有限会社スペースソフトと協力会社の共同開発製品です.
